1 设下降沿触发的jk 触发器时钟脉冲和j,k信号的波形 如图所示试画出

由d触发器组成的4位移位寄存器4位双向移位寄存器74ls194逻辑电路和

数字逻辑触发器(二) 集成触发器

数电 触发器及应用

测量相位差的电路如上所示,待测量的两路脉冲分别作为两个d触发器的