4所示各个cmos门电路输出端的逻辑状态,写出相应输出信号的逻辑表达式

mos管及简单cmos逻辑门电路原理图

x:任意电平;0:低电平;1:高电平 二输入端cmos与非门电路由两个串 联

cmos与或非门 (aoi)

2.cmos与非门cmos与非门电路如图6.4.2所示.