可以用我的图片那种方式画图吗 追答: 是进位,全加器就是带进位相加

全加器原理图

在verilog语言中使用门级建模设计一个由1位全加器组成的4位全加器

真值表和全加器

二,多位二进制加法器多位二进制加法电路种类很多,如四位并行输入串行