vhdl实现bcd码加法器

半加器

实验名称组合逻辑电路半加器全加器及逻辑运算docx5页

试用74ls283加法器和逻辑门实现一位8421bcd码减法电路 输入输出均是

所示为半加器电路图