用3线—8线译码器74ls138实现逻辑函数∑(1,3,4,5,6)

2 3-8译码器真值表 二,实现 在设计文件中输入verilog代码

74ls138是3-8译码器,即对3个输入信号进行译码,得到8个输出状态.