波形图如下

eda实验报告(四位全加器的实现)

我设计的是五进制的计数器,仿真波形时要把节点加到一个大的根节点下

使用74ls83构成4位二进制全加全减器.

在verilog语言中使用门级建模设计一个由1位全加器组成的4位全加器