用74ls138和门电路设计1位二进制全减器doc3页

如下图所示电路的逻辑功能为

仿照全加器设计一个全减器,被减数为a,减数为b,来自低位的借位为j0,差

个二十五进制减计数器 设计要求:1 为显示直观 加上译码显示驱动电路

用74ls138和门电路设计1位二进制全减器出错 真值表不符