用74ls138和门电路设计1位二进制全减器出错 真值表不符

一位全减器电路

用74ls138和门电路设计1位二进制全减器

怎样用74ls138译码器构成一位全减器电路

10表示下溢(两个负数相加,超出最大表示范围) 行波进位补码加减法