用3线8线译码器74ls138和与非门设计三人表决器.

用74ls138和门电路设计1位二进制全减器出错 真值表不符

用74ls138设计全加器

用74ls138实现一位全减器数字电路图

74ls138为3 线-8 线译码器,共有54/74s138和54/74ls138两种线路结构

用一片74ls138和一片74ls20设计实现三输入多数表决电路1写出设计过程

以下是74ls138级联的经典电路图

由3-8线译码器74ls138构成的逻辑电路如图3.

74ls138设计全加器的的仿真电路图!