展开全部 74ls00是四组2输入端与非门(正逻辑). 引脚功能排列图如下
74ls00引脚图
逻辑电路设计(预习报告) 一位全加器电路实现如下: 图中,用74ls00d
非门 /a>(正逻辑),共有54/7400,54/74h00,54/74s00,54/74ls00" alt="74ls00逻辑符号图">">非门 /a>(正逻辑),共有54/7400,54/74h00,54/74s00,54/74ls00
数字逻辑中,用或非门,与非门实现异或门,即74ls00,74ls32这两个原件
展开全部 74ls00是四组2输入端与非门(正逻辑). 引脚功能排列图如下
74ls00引脚图
逻辑电路设计(预习报告) 一位全加器电路实现如下: 图中,用74ls00d
非门 /a>(正逻辑),共有54/7400,54/74h00,54/74s00,54/74ls00" alt="74ls00逻辑符号图">">非门 /a>(正逻辑),共有54/7400,54/74h00,54/74s00,54/74ls00
数字逻辑中,用或非门,与非门实现异或门,即74ls00,74ls32这两个原件