组合逻辑电路(半加器全加器及逻辑运算)实验

这里全加器不用门电路构成,而选用集成的双全加器74ls183.

半加器是一种组合逻辑电路,其图形符号如下图(c)所示.

用异或门和与非门组成一个半加器,画出电路图

试用74ls153数据选择器设计半加器