数字电路_实验一_与门,或门,异或门的实现

可用两个与非门(74ls00)与一个异或门(74ls86)组成异或逻辑9

74ls86是常用的ttl 2输入端四异或门 在数字电路中常用,对应的coms

用1个74ls161和3个异或门 1个与非门,设计一个可以自动加,减循环计数

用74ls00和74ls86设计一位全加器,电路图怎么画,急求?