时间:2022-06-21 12:00:05作者:大毛
图5 三输入判奇电路的译码器和与非门实现
设计一个能比较一位二进制数a与b大小的比较电路 硬件接线图
将2线—4线译码器74ls139扩展为3线—8线译码器
利用 g1,/(g2a)和/(g2b)可级联扩展成 24 线译码器;若外接
38译码器
本文链接:https://www.wumaow.org/tu/3882325.html