vhdl实现bcd码加法器

数电实验组合逻辑电路半加器全加器及逻辑运算

用74ls138实现一位全加器接线图

这里全加器不用门电路构成,而选用集成的双全加器74ls183.

全加器,半加器的实现