![表明y=a,三态门处于工作状态;当en=0时,输出函数y的波形即不是高电平 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636813.jpg)
表明y=a,三态门处于工作状态;当en=0时,输出函数y的波形即不是高电平
![ttl三态门求解,这个电路如何表示输出? 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636814.jpg)
ttl三态门求解,这个电路如何表示输出?
![我们输出sda是等于clk_out的,所以可以看出这时这个三态门是作为输出 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636815.jpg)
我们输出sda是等于clk_out的,所以可以看出这时这个三态门是作为输出
![三态门逻辑功能的multisim仿真方案 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636816.jpg)
三态门逻辑功能的multisim仿真方案
图片内容是:三态门的输出波形图
![三态门 高阻时,如果它的输出端y作为另一个门电路的输入端,那么这个 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636817.jpg)
三态门 高阻时,如果它的输出端y作为另一个门电路的输入端,那么这个
![数字逻辑 三态门组成的总线换向开关电路 习题 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636818.jpg)
数字逻辑 三态门组成的总线换向开关电路 习题
![10(a)所示为三态门组成的总线换向开关电路,其中a,b为信号输入端,分别 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636819.jpg)
10(a)所示为三态门组成的总线换向开关电路,其中a,b为信号输入端,分别
![关于三态门 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636820.jpg)
关于三态门
![图2-29 cmos 三态门输出及逻辑符号 三态门的输出波形图](https://img.wumaow.org/upload/tu/81636821.jpg)
图2-29 cmos 三态门输出及逻辑符号